近年來，存內(nèi)計算架構(gòu)成為人工智能加速芯片的重要研究方向。存內(nèi)計算架構(gòu)能夠降低數(shù)據(jù)訪問開銷，顯著提升神經(jīng)網(wǎng)絡(luò)等智能算法的能效。目前，針對存內(nèi)計算芯片的研究集中在定點存內(nèi)計算領(lǐng)域，現(xiàn)有浮點存內(nèi)計算的實現(xiàn)方案采用近存電路、指數(shù)-底數(shù)分離、浮點-定點轉(zhuǎn)換等方式，面臨較低并行度或較多浮點運算周期的挑戰(zhàn)，難以實現(xiàn)高能效和高性能?？紤]到更大規(guī)模網(wǎng)絡(luò)模型和復(fù)雜任務(wù)的需求以及浮點運算在神經(jīng)網(wǎng)絡(luò)訓(xùn)練過程中的必要性，浮點運算功能對于未來存內(nèi)計算芯片非常重要。 

　　針對高能效浮點存內(nèi)計算的挑戰(zhàn)，中國科學(xué)院院士、中科院微電子研究所研究員劉明團隊與清華大學(xué)教授劉勇攀團隊合作，提出了“稠密存內(nèi)+稀疏數(shù)字”的新型混合存內(nèi)計算架構(gòu)。研究發(fā)現(xiàn)，神經(jīng)網(wǎng)絡(luò)各層的數(shù)據(jù)分布具有長尾特性，且其中大部分?jǐn)?shù)據(jù)的指數(shù)位密集分布在一個較小的區(qū)間內(nèi)。基于此，研究提出了將高能效存內(nèi)計算核心用于執(zhí)行密集指數(shù)位的數(shù)據(jù)運算，將高靈活度稀疏數(shù)字核心用于執(zhí)行具有長尾特性的稀疏指數(shù)位的數(shù)據(jù)運算。高效的浮點-定點轉(zhuǎn)換電路、靈活編碼的稀疏數(shù)字核心以及節(jié)省高位計算的數(shù)字存內(nèi)計算加法器樹電路進一步提升了該設(shè)計方案的能效。該SRAM存內(nèi)計算芯片在28nm工藝下流片，在4比特定點和16比特浮點情況下，存內(nèi)計算核心的稠密網(wǎng)絡(luò)峰值能效分別達到275TOPS/W和17.2TOPS/W，稀疏網(wǎng)絡(luò)峰值能效分別達到1600TOPS/W和90TOPS/W。該成果有助于推動SRAM存內(nèi)計算芯片在高準(zhǔn)確率浮點神經(jīng)網(wǎng)絡(luò)及神經(jīng)網(wǎng)絡(luò)訓(xùn)練等方面的應(yīng)用。 

　　相關(guān)研究成果以A 28nm 16.9-300TOPS/W Computing-in-Memory Processor Supporting Floating-Point NN Inference/Training with Intensive-CIM Sparse-Digital Architecture為題，入選固態(tài)電路領(lǐng)域頂級會議ISSCC 2023。 

圖1.“稠密定點+稀疏浮點”存算一體混合架構(gòu)：運算拆分原理 

圖2.28nm高能效浮點存內(nèi)計算芯片