微電子所在SOT-MRAM的關(guān)鍵集成技術(shù)領(lǐng)域獲進(jìn)展
軍工資源網(wǎng) 2023年03月01日磁隨機(jī)存儲(chǔ)器(MRAM)因具有非易失性、低功耗以及高訪問速度等特點(diǎn),在未來新興存儲(chǔ)領(lǐng)域頗具應(yīng)用前景。尤其是基于自旋軌道矩(SOT)技術(shù)的MRAM存儲(chǔ)器具有超高速、高耐久性的優(yōu)勢(shì),更適用于高速緩存。然而,在SOT-MRAM集成中存在技術(shù)瓶頸,制約了其走向應(yīng)用。隧道結(jié)的刻蝕工藝是關(guān)鍵的技術(shù)挑戰(zhàn)和難點(diǎn)之一。在SOT隧道結(jié)(SOT-MTJ)刻蝕過程中,金屬副產(chǎn)物的反濺使得MTJ的MgO隧穿勢(shì)壘層(厚度~1 nm)短路,從而造成較低的器件良率。半導(dǎo)體研發(fā)機(jī)構(gòu)和企業(yè)在SOT-MRAM刻蝕工藝上開展了研究,提供了良好的解決思路,而SOT-MRAM的刻蝕工藝依然是業(yè)界面臨的重要技術(shù)挑戰(zhàn)。
為了更好地解決SOT-MRAM的刻蝕技術(shù)難題以實(shí)現(xiàn)SOT-MTJ的高密度片上集成,同時(shí)探討不同的刻蝕工藝對(duì)器件磁電特性的影響,中國(guó)科學(xué)院微電子研究所集成電路先導(dǎo)工藝研發(fā)中心研究員羅軍課題組開發(fā)出基于垂直磁各向異性SOT-MTJ的刻蝕“停MgO”工藝(SOMP-MTJ)。該工藝有效地解決了SOT-MRAM制造中的刻蝕短路問題。傳統(tǒng)的SOT-MTJ刻蝕方法(NSOMP-MTJ)使刻蝕停止在底電極上(圖1a、b),在刻蝕過程中MgO層極易附著金屬,造成器件短路??涛g“停MgO”工藝使MTJ刻蝕終點(diǎn)精確地停止在~1 nm厚的MgO層上(圖1c、d)。由于隧穿層MgO的側(cè)壁從未暴露,從而避免了MgO層的短路。利用“停MgO”刻蝕工藝制備的SOT-MTJ器件陣列,晶圓的電阻良率可提升至100%,同時(shí)提高了器件的TMR、電阻、矯頑力等關(guān)鍵參數(shù)的均勻性(圖2a、b)。另外,“停MgO”器件具有更高的熱穩(wěn)定性、更低的翻轉(zhuǎn)電流密度以及高達(dá)1 ns的翻轉(zhuǎn)速度(圖2c、d)。該成果為高速、低功耗、高集成度SOT-MRAM的刻蝕技術(shù)問題提供了關(guān)鍵解決方案。
相關(guān)研究成果以Enhancement of Magnetic and Electric Transport Performance of Perpendicular Spin-Orbit Torque Magnetic Tunnel Junction by Stop-on-MgO Etching Process為題,發(fā)表在《電子器件快報(bào)》(IEEE Electron Device Letters)上。研究工作得到科技部、國(guó)家自然科學(xué)基金、中科院等的支持。
圖1.(a)“停底電極”器件TEM圖,(b)“停底電極”器件EDS圖,(c)“停MgO”器件TEM圖,(d)“停MgO”器件EDS圖。
圖2.“停底電極”器件(NSOMP-MTJ)和“停MgO”器件(SOMP)磁電特性對(duì)比結(jié)果。(a)TMR、Rp,(b)偏置場(chǎng)Hoff、矯頑場(chǎng)Hc,(c)熱穩(wěn)定性因子,(d)翻轉(zhuǎn)電流密度的性能對(duì)比。