隨著先進(jìn)晶體管中橫向尺寸的縮放，為了保持柵電極對溝道的控制和降低工作電壓，需要增加?xùn)烹娙?。?008年引入了高介電常數(shù)HfO₂以來，這仍然是迄今為止的首選材料。

近日，美國加州大學(xué)伯克利分校Sayeef Salahuddin研究團(tuán)隊Suraj S. Cheema,Nirmaan Shanker等研究人員，采用混合的鐵電-反鐵電有序穩(wěn)定的HfO₂–ZrO₂超晶格異質(zhì)結(jié)作為柵疊層，將其直接集成到硅晶體管上，并縮小到大約20埃，與高性能晶體管所需的柵極氧化物厚度相同。該研究成果以“Ultrathin ferroic HfO₂–ZrO₂ superlattice gate stack for advanced transistors”為題發(fā)表在Nature上。

金屬氧化物半導(dǎo)體電容器的整體等效氧化層厚度相當(dāng)于有效SiO₂厚度，約為6.5 埃。在傳統(tǒng)的HfO₂基高介電常數(shù)柵極疊層中，如果不清除界面SiO₂，就無法獲得如此低的有效氧化層厚度和由此產(chǎn)生的大電容，這對電子傳輸和柵極漏電流有不利影響。

研究表明，超薄HfO₂-ZrO₂鐵性多層膜，在2nm厚度范圍內(nèi)具有鐵電性-反鐵電性的競爭性，為電子器件中超越傳統(tǒng)HfO₂基高介電常數(shù)材料的先進(jìn)柵氧化層制備提供了一定的見解。

在硅表面上的HfO₂-ZrO₂螢石結(jié)構(gòu)超晶格在約2 nm時表現(xiàn)出混合的鐵電-反鐵電有序。下降到這樣的厚度，并仍然可以穩(wěn)定競爭的鐵性有序，這對于先進(jìn)的電子器件非常重要，因為尺寸縮放需要超薄柵極疊層。

建立了原子層堆疊的關(guān)鍵作用，利用其獨(dú)特的尺寸效應(yīng)和豐富的AFE–FE多晶型，控制鐵性空間和熒石結(jié)構(gòu)氧化物的介電常數(shù)到達(dá)超薄極限。

圖1. 超薄HfO₂-ZrO₂負(fù)電容的原子尺度設(shè)計 ? 2022 Springer Nature

圖2. 超薄HfO₂-ZrO₂混合鐵異質(zhì)結(jié)構(gòu)的增強(qiáng)電容 ? 2022 Springer Nature

圖3. 薄混合鐵質(zhì)HfO₂–ZrO₂柵極疊層的器件性能優(yōu)勢 ? 2022 Springer Nature

在許多單晶鈣鈦礦結(jié)構(gòu)體系中，已經(jīng)發(fā)行了負(fù)電容增強(qiáng)鐵性超晶格的電容。這項工作表明，在硅表面上的HfO₂-ZrO₂螢石結(jié)構(gòu)超晶格中也可能出現(xiàn)同樣的增強(qiáng)，這種超晶格在薄膜厚度~ 2 nm時表現(xiàn)出混合的鐵電-反鐵電有序，并仍然可以穩(wěn)定鐵性有序，這對于先進(jìn)的電子器件非常重要，因為尺寸縮放需要超薄柵極疊層。

與傳統(tǒng)的摻雜技術(shù)不同，這項工作建立了原子層堆疊的關(guān)鍵作用，利用其獨(dú)特的尺寸效應(yīng)和豐富的AFE–FE多晶型，控制鐵性空間和熒石結(jié)構(gòu)氧化物的介電常數(shù)到達(dá)超薄極限。當(dāng)混合相HfO₂-ZrO₂多層膜集成在Si表面上時，柵極堆疊顯示出電容增強(qiáng)，將EOT降低到一個閾值以下，傳統(tǒng)上需要仔細(xì)清除界面SiO₂，否則會降低遷移率。

此外，低EOT是在一個數(shù)量級以上的低漏電流下實現(xiàn)的。因此，在原子尺度層面設(shè)計的超薄HfO₂-ZrO₂鐵性柵氧化物，為未來硅晶體管的設(shè)計提供了一個有前景的材料設(shè)計平臺，超越了傳統(tǒng)的高κ介質(zhì)。

原文鏈接：https://www.nature.com/articles/s41586-022-04425-6

DOI：10.1038/s41586-022-04425-6

本文由try or fly供稿。